Drukuj Eksport do pliku (MS Word)
Nazwa przedmiotu:
Projektowanie urządzeń cyfrowych
Koordynator przedmiotu:
Marek PAWŁOWSKI
Status przedmiotu:
Obowiązkowy
Poziom kształcenia:
Studia I stopnia
Program:
Informatyka
Grupa przedmiotów:
Przedmioty techniczne
Kod przedmiotu:
PUCY
Semestr nominalny:
7 / rok ak. 2018/2019
Liczba punktów ECTS:
4
Liczba godzin pracy studenta związanych z osiągnięciem efektów uczenia się:
90 z podziałem na: 30 godzin wykładu, 30 godzin pracy w laboratorium - konsultacje i uruchamianie w systemie SML3 30 godzin pracy w domu nad opisem projektu i jego symulacją
Liczba punktów ECTS na zajęciach wymagających bezpośredniego udziału nauczycieli akademickich:
3 - wykład, konsultacje, pomoc w uruchomieniu projektu
Język prowadzenia zajęć:
polski
Liczba punktów ECTS, którą student uzyskuje w ramach zajęć o charakterze praktycznym:
2 - projekt realizowany w domu i laboratorium
Formy zajęć i ich wymiar w semestrze:
  • Wykład30h
  • Ćwiczenia0h
  • Laboratorium0h
  • Projekt30h
  • Lekcje komputerowe0h
Wymagania wstępne:
Zaliczenie przedmiotów UZINT (znajomość podstawowych interfejsów urządzeń zewnętrznych)
Limit liczby studentów:
32
Cel przedmiotu:
• Zapoznanie studentów z zasadami tworzenia projektów wykorzystujących układy FPGA • Ukształtowanie umiejętności opisywania projektów za pomocą języków opisu sprzętu VDL, AHDL i Verilog
Treści kształcenia:
Elementy architektury układów CPLD i FPGA. Możliwości oprogramowania EDA do projektowania układów z FPGA i weryfikacji projektu. Elementy języków projektowania sprzętu: AHDL, VHDL i Verilog. Metody projektowania podstawowych kombinacyjnych i sekwencyjnych bloków funkcjonalnych. Realizacja układu mikroprogramowanego w FPGA (min. język AMDASM). Projetowanie test benchy w języku VHDL dla weryfikacji projektów Metody testowania (ścieżka krawędziowa) i samotestestowania (ścieżka cykliczna) układów cyfrowych. Metody konfiguracji FPGA. Metodyka projektowania urządzeń cyfrowych. Projektowanie schematów i płytek drukowanych za pomocą wybranego oprogramowania CAD. Systemy wbudowane w układach FPGA (min. SoPC), oraz wykorzystanie modułu analizatora stanów logicznych wbudowanego w układ FPGA.
Metody oceny:
Dwa kolokwia i jeden na dwie osoby projekt składający się z trzech etapów. Etap 1 projektu to opis i uruchomienie interfejsu z wybranym urządzeniem wejściowych i wyjściowym (język AHDL). Etap 2 to projekt realizacji złożonej operacji arytmetycznej (mnożenie lub dzielenie w zadanym kodzie liczbowym: NKB, U2, ZM) w FPGA w wymagany sposób (układ kombinacyjny, sekwencyjny lub mikroprogramowany. Etap 3 projektu to schemat układu i projekt płytki drukowanej zawierającej elementy niezbędne dla działania układu opisanego projektem. Podczas kolokwium należy odpowiedzieć na jedno lub dwa proste pytania sprawdzające wiedzę studenta oraz zaprojektować zadany słownie lub tabelą funkcji blok cyfrowy w języky AHDL (kolowoim 1) lub VHDL (kolokwium 2).
Egzamin:
nie
Literatura:
M. Pawłowski, A. Skorupski „Projektowanie złożonych układów cyfrowych” J. Pasierbiński, P. Zbysiński „Układy programowalne” M. Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” K. Skahill „Język VHDL - Projektowanie programowalnych układów logicznych” Samir Palnitkar “Verilog HDL, A Guide to Digital Design and Synthesis” H. Wieczorek „Eagle – pierwsze kroki” M. Smyczek „Protel 99SE – pierwsze kroki”
Witryna www przedmiotu:
https://usosweb.usos.pw.edu.pl/kontroler.php?_action=katalog2/przedmioty/pokazPrzedmiot&prz_kod=103A-INxxx-ISP-PUCY
Uwagi:
Wszelkie materiały wykładowe z przykładowymi zadaniami i ich rozwiązaniami dostępne są w postaci sladów na stronie przedmiotowej. Podobnie udostępnione są wymagania dotyczące realizacji projektów.

Efekty uczenia się

Profil ogólnoakademicki - wiedza

Charakterystyka PUCY_W01
Znajomość elementów architektury układów CPLD i FPGA
Weryfikacja: kolokwium 1
Powiązane charakterystyki kierunkowe: K_W08, K_W14
Powiązane charakterystyki obszarowe: I.P6S_WG, III.P6S_WG.o
Charakterystyka PUCY_W02
Znajomość oprogramowania EDA wspomagającego projektowanie z FPGA
Weryfikacja: etap 1 i 2 projektu
Powiązane charakterystyki kierunkowe: K_W19
Powiązane charakterystyki obszarowe: I.P6S_WG
Charakterystyka PUCY_W03
Wiedza o podstawowych strukturach syntaktycznych wybranych języków HDL (min. VHDL i VERILOG)
Weryfikacja: kolokwium 1 i 2
Powiązane charakterystyki kierunkowe: K_W08, K_W19
Powiązane charakterystyki obszarowe: I.P6S_WG
Charakterystyka PUCY_W04
Wiedza o metodach projektowania układów samotestujących (ścieżka krawędziowa i cykliczna)
Weryfikacja: kolokwium 2
Powiązane charakterystyki kierunkowe: K_W08, K_W14, K_W19
Powiązane charakterystyki obszarowe: I.P6S_WG, III.P6S_WG.o
Charakterystyka PUCY_W05
Wiedza o zasadach projektowania schematów i płytek drukowanych za pomocą wybranego oprogramowania CAD
Weryfikacja: etap 3 projektu
Powiązane charakterystyki kierunkowe: K_W08, K_W14
Powiązane charakterystyki obszarowe: I.P6S_WG, III.P6S_WG.o
Charakterystyka PUCY_W06
Wiedza o sposobach weryfikacji projektów opisanych językiem VHDL
Weryfikacja: projekt 2
Powiązane charakterystyki kierunkowe: K_W08, K_W15, K_W19
Powiązane charakterystyki obszarowe: I.P6S_WG, III.P6S_WG.o
Charakterystyka PUCY_W07
Wiedza o metodyce tworzenia projektu urządzenia cyfrowego
Weryfikacja: projekt
Powiązane charakterystyki kierunkowe: K_W13, K_W15
Powiązane charakterystyki obszarowe: I.P6S_WG, III.P6S_WG.o

Profil ogólnoakademicki - umiejętności

Charakterystyka PUCY_U01
Potrafi posługiwać się oprogramowaniem EDA do realizacji projektów z FPGA
Weryfikacja: etap 1 i 2 projektu
Powiązane charakterystyki kierunkowe: K_U09, K_U14, K_U15, K_U20
Powiązane charakterystyki obszarowe: I.P6S_UU, I.P6S_UW, III.P6S_UW.3.o, III.P6S_UW.4.o
Charakterystyka PUCY_U02
Potrafi opisać złożony układ cyfrowy za pomocą wybranego języka HDL
Weryfikacja: etap 1 i 2 projektu
Powiązane charakterystyki kierunkowe: K_U18
Powiązane charakterystyki obszarowe: I.P6S_UW, III.P6S_UW.4.o
Charakterystyka PUCY_U03
Umiejętność projektowania schematów i płytek drukowanych na poziomie podstawowym
Weryfikacja: etap 3 projektu
Powiązane charakterystyki kierunkowe: K_U15, K_U18, K_U20
Powiązane charakterystyki obszarowe: I.P6S_UW, III.P6S_UW.3.o, III.P6S_UW.4.o
Charakterystyka PUCY_U04
Umiejętność weryfikacji projektów
Weryfikacja: projekt 1 i 2
Powiązane charakterystyki kierunkowe: K_U04, K_U05, K_U09, K_U14
Powiązane charakterystyki obszarowe: I.P6S_UW, III.P6S_UW.1.o, I.P6S_UU, III.P6S_UW.3.o, III.P6S_UW.4.o
Charakterystyka PUCY_U05
Umiejętność dokumentowania projektu
Weryfikacja: projekt 1 i 2
Powiązane charakterystyki kierunkowe: K_U07
Powiązane charakterystyki obszarowe: I.P6S_UK
Charakterystyka PUCY_U06
Zespołowa realizacja projektów
Weryfikacja: projekt
Powiązane charakterystyki kierunkowe: K_UK01, K_UK03, K_UK04
Powiązane charakterystyki obszarowe: I.P6S_UU, I.P6S_UO