Nazwa przedmiotu:
Architektury multimedialnych systemów cyfrowych
Koordynator przedmiotu:
Grzegorz Pastuszak
Status przedmiotu:
Fakultatywny dowolnego wyboru
Poziom kształcenia:
Studia II stopnia
Program:
Telekomunikacja
Grupa przedmiotów:
Przedmioty techniczne - zaawansowane
Kod przedmiotu:
ARMU
Semestr nominalny:
4 / rok ak. 2012/2013
Liczba punktów ECTS:
4
Liczba godzin pracy studenta związanych z osiągnięciem efektów uczenia się:
115
Liczba punktów ECTS na zajęciach wymagających bezpośredniego udziału nauczycieli akademickich:
2,5
Język prowadzenia zajęć:
polski
Liczba punktów ECTS, którą student uzyskuje w ramach zajęć o charakterze praktycznym:
3
Formy zajęć i ich wymiar w semestrze:
  • Wykład30h
  • Ćwiczenia0h
  • Laboratorium0h
  • Projekt15h
  • Lekcje komputerowe0h
Wymagania wstępne:
Uprzednio zaliczone przedmioty: Technika Cyfrowa
Limit liczby studentów:
30
Cel przedmiotu:
Celem przedmiotu jest przedstawienie metod projektowania i weryfikacji zaawansowanych układów cyfrowych dedykowanych do przetwarzania sygnałów w obszarze multimediów. Metodyka projektowania obejmuje specyfikację w języku VHDL i omówiona zostanie w odniesieniu do technologii FPGA i ASIC. Typowe algorytmy spotykane w systemach multimedialnych omówione zostaną z punktu widzenia ich implementacji w układach scalonych. Celem przedmiotu będzie ponadto wyrobienie u studentów intuicyjnego wyczucia i umiejętności ilościowego przewidywania skutków decyzji projektowych na optymalność układu mierzoną względem zasobów sprzętowych, czasu przetwarzania, elastyczności użycia, poboru mocy.
Treści kształcenia:
1) Metodyka projektowania systemów cyfrowych (2h): standaryzacja, specyfikacja HDL, weryfikacja w oparciu o model referencyjny, prototypowanie w układach FPGA, metody analizy poprawności działania układu FPGA. 2) Metody i kryteria optymalizacji w układach cyfrowych (2h): potok, równoległe jednostki, zwijanie/rozwijanie pętli, kaskady operacji, współdzielenie zasobów, odwracanie sekwencji operacji, skracanie krytycznych ścieżek sygnałów, Zależności czas/zasoby/koszt/elastyczność, wymagania na przepustowość w systemach/aplikacjach czasu rzeczywistego 3) Struktury modułowe w systemach przetwarzania i przesyłania sygnałów multimedialnych (3h): synchronizacja danych (potok modułowy i rejestrowy, handshake, bufory, kolejki, dostęp dzielony), ograniczenia czasowe, interfejsy i wewnętrzne zewnętrzne, pamięci wewnętrzne i zewnętrzne 4) Mikrokontroler w systemie cyfrowym: podział zadań pomiędzy sprzęt i oprogramowanie, komunikacja pomiędzy mikrokontrolerem i dedykowanymi modułami cyfrowymi (2h) 5) Architektury układów transformacji (4h): kolorów, DFT, FFT, DCT, przybliżone DCT, realizacje dla sygnałów 1/2D, struktury macierzowe 6) Architektury filtrów (3h): filtry liniowe/nieliniowe/interpolacyjne, transformacja falkowa DWT, zastosowanie rejestru o stałym opóźnieniu, interpolacja między-pikselowa. 7) Architektury kwantyzacji/dekwantyzacji (2h) 8) Algorytmy i architektury predykcji (4h): estymacja ruchu i dysparycji, ekstrapolacja, tablice systoliczne w estymacji ruchu. 9) Architektury koderów/dekoderów entropijnych (4h): kodowanie binarne w algorytmach kompresji danych wizyjnych, modelowanie kontekstowe, modelowanie probabilistyczne, kodery/dekodery zmiennej długości, binarne kodery/dekodery arytmetyczne, drzewa binarne, drzewa czwórkowe, 10) Architektury koderów/dekoderów kodów nadmiarowych (4h): splotowe, blokowe, CRC, Reed-Solomon, BCH, LDPC
Metody oceny:
Do uzyskania jest 100 pkt. Projekt 50 pkt. Egzamin 50 pkt. Do zaliczenia przedmiotu potrzeba co najmniej 10 pkt z egzaminu i projektu. Oceny: 5 : 91 pkt. - 100 pkt. 4.5 : 81 pkt. - 90 pkt. 4 : 71 pkt. - 80 pkt. 3.5 : 61 pkt. - 70 pkt. 3 : 51 pkt. - 60 pkt. 2 : 0 pkt. - 50 pkt.
Egzamin:
tak
Literatura:
[1] T. Acharya and P.-S. Tsai, “JPEG2000 Standard for Image Compression – Concepts, Algorithms and VLSI architectures,” John Wiley & Sons Inc., 2005. [2] J. Chen, U.-V. Koc, and K. J. R. Liu, “Design of Digital Video Coding Systems – A complete Compressed Domain Approach,” Marcel Dekker Inc., 2002. [3] K. Wiatr: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. AGH, Kraków 2002. [4] U. Meyer-Baese, “Digital Signal Processing with Field Programmable Gate Arrays,” 2nd ed., Kluwer Academic Publ., 2004. [5] P. Pirsch, “Architectures for Digital Signal Processing,” John Wiley & Sons Inc., 1998.
Witryna www przedmiotu:
ztv.ire.pw.edu.pl
Uwagi:

Efekty uczenia się

Profil ogólnoakademicki - wiedza

Efekt W1
potrafi opisać złożone struktury układów cyfrowych stosowanych w aplikacjach multimedialnych
Weryfikacja: egzamin cz. ustana
Powiązane efekty kierunkowe: K_W05, K_W06
Powiązane efekty obszarowe: T2A_W03, T2A_W04, T2A_W03, T2A_W04
Efekt W2
potrafi scharakteryzować metodologię i narzędzia weryficjacji układów cyfrowych w zastosowaniach multimedialnych
Weryfikacja: projekt
Powiązane efekty kierunkowe: K_W04, K_W14
Powiązane efekty obszarowe: T2A_W03, T2A_W04, T2A_W07, T2A_W07
Efekt W3
potrafi opisać warunki i standardy obowiązujące przy tworzeniu bloków objętych ochroną własności intelektualnej (IP Blocks)
Weryfikacja: egzamin cz. ustana
Powiązane efekty kierunkowe: K_W16, K_W15
Powiązane efekty obszarowe: T2A_W10, T2A_W08

Profil ogólnoakademicki - umiejętności

Efekt U1
potrafi zaprojektować i zweryfikować cyfrowy układ realizujący przetwarzanie danych wizyjnych i fonicznych
Weryfikacja: projekt
Powiązane efekty kierunkowe: K_U07, K_U09
Powiązane efekty obszarowe: T2A_U07, T2A_U08, T2A_U09, T2A_U05, T2A_U07, T2A_U09, T2A_U15
Efekt U2
potrafi zaproponować architekturę sprzętowego systemu multimedialnego na podstawie rozwiązań z literatury naukowej
Weryfikacja: egzamin
Powiązane efekty kierunkowe: K_U01
Powiązane efekty obszarowe: T2A_U01, T2A_U03, T2A_U04
Efekt U3
potrafi przeprojektować architekturę modułu realizującego przetwarzanie cyfrowych sygnałów wizyjnych/fonicznych celem spełnienia wymagań funkojonalnych
Weryfikacja: egzamin
Powiązane efekty kierunkowe: K_U08, K_U15
Powiązane efekty obszarowe: T2A_U12, T2A_U13, T2A_U10

Profil ogólnoakademicki - kompetencje społeczne

Efekt K1
Potrafi określić kolejność realizacji oraz podział podzadań projektu cyfrowego układu scalonego
Weryfikacja: projekt
Powiązane efekty kierunkowe: K_K01
Powiązane efekty obszarowe: T2A_K06